طراحی و شبیه سازی مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی خواجه نصیرالدین طوسی - دانشکده برق
- نویسنده مهدی حسین نژاد
- استاد راهنما حسین شمسی
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1392
چکیده
در این پایان نامه، یک مبدل آنالوگ به دیجیتال پایپ لاین مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. با پیشرفت تکنولوژی طراحی آپ-امپ با بهره و پهنای باند بالا برای افزایش دقت ولتاژ خروجی طبقات پایپ لاین بسیار دشوار است. حذف آپ-امپ و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تاثیر زیادی در کاهش توان مصرفی داشته است. در طراحی مبتنی بر آپ-امپ با کاهش طول کانال ترانزیستور مشکلات زیادی برای به دست آوردن بهره و پایداری وجود دارد، که این روش به دلیل استفاده از مقایسه گر سبب کاهش پیچیدگی طراحی می شود. در طبقه اول از یک دو برابر کننده بهره خازنی به عنوان mdac(multiplying dac) برای ایجاد بهره 2 استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. یک ضریب منفی به بهره ولتاژ خروجی طبقه اول اضافه شده است که این ضریب منفی در طبقه بعدی اصلاح می شود. به دلیل اثر بار گذاری طبقه دوم بر روی طبقه اول از یک mdac با امپدانس ورودی بالا در طبقات دوم، سوم و... استفاده شده است. استفاده از منبع جریان کسکد اصلاح شده در mdac طبقات بعدی باعث شده تا به هنگام تغییر سیگنال ورودی، بالازدگی ناشی از تاخیر مقایسه گرها در کل محدوده سیگنال ورودی ثابت مانده و به حداقل مقدار خود رسیده و از این رو تاثیر زیادی در افزایش دقت ولتاژ باقی مانده در طبقات بعدی مبدل ایجاد نماید. تحلیل توان مصرفی نشان می دهد که خازن های طبقه دوم تقریباً توانی به اندازه توان پویا در مدارهای دیجیتال مصرف می کنند. برخلاف مقایسه گرهای دارای کلاک که در بازه های زمانی خاص عمل مقایسه را انجام می دهند، استفاده از آشکار ساز عبور از صفر در mdac طبقات مبتنی بر مقایسه گر باعث شده تا عمل مقایسه به طور پیوسته انجام شود و از این رو در کاهش توان مصرفی موثر واقع شود. این مبدل با استفاده از نرم افزار hspice در تکنولوژی nm 90 سی ماس شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که مقدار sndr و sfdr به ترتیب برابر 1/56 دسی بل و 5/64 دسی بل در فرکانس نمونه برداری 25 مگاهرتز است. توان مصرفی این مبدل پایپ لاین 2 میلی وات با منبع تغذیه 1 ولت است.
منابع مشابه
طراحی و شبیه سازی مبدل آنالوگ به دیجیتال لوله ای مبتنی بر مقایسه گر ولتاژ پایین
در این مقاله، یک مبدل آنالوگ به دیجیتال لوله ای مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. حذف تقویت کننده و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی به عنوان mdac استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. به دلیل اثر بارگذاری طبقه دوم بر روی طبقه اول از...
متن کاملطراحی و شبیهسازی مبدل آنالوگ به دیجیتال لولهای مبتنی بر مقایسهگر ولتاژ پایین
در این مقاله، یک مبدل آنالوگ به دیجیتال لولهای مبتنی بر مقایسهگر ولتاژ پایین طراحی شده است. حذف تقویتکننده و جایگزین کردن آن بهوسیله یک مقایسهگر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی بهعنوان MDAC استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. بهدلیل اثر بارگذاری طبقه دوم بر روی طبقه اول از...
متن کاملطراحی و شبیه سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما برای کاربردهای مخابراتی
در این پایان نامه، یک مدولاتوردلتا-سیگمای مرتبه ی چهار طراحی و شبیه سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگمای مرتبه ی بالا با کوانتایزر دقت بالا، بدون نیاز به مدارهای خطی ساز را پیشنهاد می کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و ذاتا پایدار می باشد. مدولاتور طراحی شده از دو مدولاتور مرتبه ی دوی تک بیت در طبقات اول و دوم و یک مبدل آنالوگ به دیجی...
15 صفحه اولکالیبراسیون دیجیتال مبدل آنالوگ به دیجیتال پایپ لاین radix-4
: مبدل های آنالوگ به دیجیتال با سرعت بالا و تعداد بیت بالا جزء بلوک های ساختاری مهم در بیشتر کاربردهای الکترونیکی هستند. مبدل های آنالوگ به دیجیتال یک پل ارتباطی بین دنیای آنالوگ و دیجیتال می باشند. انواع متفاوتی از مبدل ها همچون فلش، دو طبقه، چندبخشی و پایپ لاین از نوع سرعت بالا و تعداد بیت نسبتا بالا می باشند. از این دسته، معماری مبدل آنالوگ به دیجیتال پایپ لاین برای کاربردهایی همچون سیستم ها...
مقایسه تأثیر وضعیت طاق باز و دمر بر وضعیت تنفسی نوزادان نارس مبتلا به سندرم دیسترس تنفسی حاد تحت درمان با پروتکل Insure
کچ ی هد پ ی ش مز ی هن ه و فد : ساسا د مردنس رد نامرد ي سفنت سرتس ي ظنت نادازون داح ي سکا لدابت م ي و نژ د ي سکا ي د هدوب نبرک تسا طسوت هک کبس اـه ي ناـمرد ي فلتخم ي هلمجزا لکتورپ INSURE ماجنا م ي دوش ا اذل . ي هعلاطم ن فدهاب اقم ي هس عضو ي ت اه ي ندب ي عضو رب رمد و زاب قاط ي سفنت ت ي هـب لاتـبم سراـن نادازون ردنس د م ي سفنت سرتس ي لکتورپ اب نامرد تحت داح INSURE ماجنا درگ ...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی خواجه نصیرالدین طوسی - دانشکده برق
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023